IDF-Eröffnungsrede: Tempo-Weltrekord und erste Benchmarks zu neuen Intel-CPUs

Gleich zu Beginn der Eröffnungsrede des IDFs [1], bei der R. Rattner, Director Corporate Technology Group von Intel, durchs Programm führte, gabs viel fürs Auge: Sieben chinesische Tänzerinnen (siehe Bild unten) zeigten eine fernöstliche Tanzeinlage, die mit viel Akrobatik vermischt wurde. Symbolisieren sollten die Tänzerinnen die Möglichkeiten, die sich durch Intels Core-2-Duo-Multikern-Prozessoren ergeben.

Im Anschluss an die tänzerischen Einlage zeigte Rattner, wie weit man bereits mit der Produktion von zukünftigen CPUs ist, die auf dem nächsten 45-Nanometer-Herstellungsprozess basieren. Rattner hielt einen Waferscheibe hoch (siehe Bild unten), die eine Strukturbreite von 45 Nanometer besitzt. Anmerkung: Bei einem Wafer, handelt es sich aus unbehandeltem Silizium-Rohmaterial, aus dem Chips gewonnen werden.

Rasant gings weiter: Rattner zeigte danach mit einem kürzlich vorgestellten aus 80 Prozessorkernen-bestehenden Einzel-Teraflop-Chip einen neuen Weltrekord, indem er "live" ein entsprechend präpariertes System auf eine Verarbeitungsgeschwindigkeit von 2 Teraflop (Masseinheit zur Bestimmung von Verarbeitungsgeschwindigkeiten) beschleunigte (siehe Bild). Dabei handelte es sich allerdings um eine "einfache" ausgeführte 2-Bit-Rechenoperation.

Im zweiten Teil der Kenynote übergab Rattner das Wort an Intels Senior Vice President Patrick Gelsinger ab. Dieser gab genaue Einblicke in Intels nächste 45-Nanometer-Prozessoren, die ab Anfang 2008 mit den beiden Familien "Penryn" und "Nehalem" (genaue Spezifikationen unter [2]) offiziell eingeführt werden. In Bezug auf Penryn gabs sogar noch mehr: Im Vergleich zu einem heute erhältlichen Core-2-Extreme-Prozessor QX6800 (Vierkern-CPU mit 2,93 GHz, Frontsidebus-Takt 1066 MHz, 8 MB Cache) soll der für Desktop-PCs entwickelte Penryn-Ableger (Vierkern-CPU mit 3,33 GHz, Frontsidebus-Takt 1333 MHz, 12 MB L2-Cache) rund 15 Prozent bei Anwendungen für die Bildbearbeitung, etwa 25 Prozent bei 3-D Anwendungen und über 40 Prozent mehr Spielleistung bringen. Auch Applikationen, mit denen sich Videoströme kodieren lassen, profitieren mit einem Tempogewinn von 40 Prozent von mit Penryns eingeführten neuen SSE4-Befehlssätzen.

Neues zu Nehalem

Ebenfalls für 2008 geplant, so Gelsinger, geht mit der Prozessorfamilie Nehalem ein komplett neuer Prozessor-Typ ins Rennen, der vor allem wegen seiner hohen Skalierbarkeit ein Novum für Intel darstellt.

Gelsinger hob in seiner Rede vor allem die extreme Skalierbarkeit des Nehalem-Designs hervor. So soll es entsprechende CPUs geben, die auf dem Die (engl. Für Kern) zwischen 1 und 8 oder mehr Kerne integrieren. Pro Kern lassen sich gleichzeitig zwei Threads ausführen. Bei einem 8-Kern-Prozessor liessen sich also 16 Aufgaben parallel bearbeiten. Damit integriert Intel ein Stück des vor kurzem ausgemusterten Pentium-4-CPUs, die mit der Funktion Hyper-Threading ebenfalls eine Multi-Threading-Beschleunigung integrierten. Neben diesen Features soll Nehalem noch wahlweise mit einem integrierten Memory-Controller und Grafikchip aufwarten.

Neues von "Tolapai"

Ebenfalls interessant sind Intels System-on-Chip-Pläne, die für hochintegrierte Lösungen vorgesehen sind. Die unter dem Codenamen "Tolapai"(siehe Bild unten) firmierenden Spezifikationen sehen für 2009 einen einzigen Chip vor, der mit allen wichtigen Schlüsselfunktionen ausgestattet ist - allerdings nur auf einem Ein-Chip-Design beruhen. Damit soll nicht nur der Stromverbrauch - im Vergleich zu einem heute gängigen 4-Chip-Design (Prozessor, Grafikkarte, und Chipsatz mit North- und Southbridge) um etwa 20 Prozent reduziert, sondern auch der gesamte Datendurchsatz merklich gesteigert werden.